FPGA以计算速度慢、资源非常丰富、可编程闻名，之前仍然应用于高速数字信号领域和ASIC检验。随着逻辑资源的非常丰富和编程工具的改良，FPGA在机器学习和硬件加速上获得更加多的推崇，目前数据中心早已大量使用，大数据、云计算领域逐步使用FPGA器件。
但是除了这些对计算能力和逻辑资源拒绝很高的应用于，市面上还有很多功能非常简单的小型应用于，如果使用现有的“大而全”的FPGA产品，不仅价格昂贵，而且资源浪费。于是有人想起了自定义化服务，这样可以让工程师根据产品市场需求自定义适合的FPGA产品，从而超过节约成本和功耗的目的，嵌入式FPGA未来将会解决问题这一问题。最近，Achronix为其eFPGAIP解决方案发售Speedcorecustomblocks自定义单元块。
其市场营销副总裁SteveMentor讲解，“Speedcorecustomblocks自定义单元块可以大幅地提高性能、功耗和面积效率，并反对以前在FPGA独立国家芯片上无法构建的功能。利用Speedcorecustomblocks自定义单元块，客户可以取得ASIC级的效率并同时维持FPGA的灵活性，从而带给了一种可以将功耗和面积降到低于、同时将数据流通量最大化的高效构建方式。”通过两层剪裁让芯片面积增大多达6倍FPGA用户都指导，标准FPGA不仅包括FPGA内核中的逻辑设计、各种存储器、DSP以及布线，而且还包括内核以外的可编程I／O、SerDes以及各种模块控制器，这就使得芯片资源非常丰富，但体积可观，成本便宜，因此要构建成本的削减就要裁掉设计中不必要的资源。
Achronix的作法是展开了两层剪裁：如图所示，第一层剪裁将外部的可编程I／O、SerDes以及各种模块控制器展开剪裁，只留给FPGA内核，这样面积可以增大50％。如图所示，剪裁掉外围模块以后，FPGA内核否可以更进一步增大？那么，再行从FPGA内核的结构分析，SteveMentor认为，“Microsoft在其有关Catapult项目的白皮书中谈了一种云规模的加快架构，还包括壳（shell）和应用于（Application），其中shell布局IO及与电路板涉及的逻辑电路，应用于是核心逻辑，Shell占有了44％的总面积。
”Achronix展开了第二层剪裁，将shell去除，只剩由用户定义功能的FusionCustomBlock自定义单元块，包括在Speedcore的可编程结构中。经过这道剪裁，芯片面积削减高达75％。如何定义FusionCustomBlock单元块？如何构建定义，这是很多用户最关心的问题。
SteveMentor说明，“Achroinx用于内部工具来分析客户的设计，以辨识出有可以用FusionCustomBlock单元块进展开优化的潜在功能，比如常常用于的反复性功能，从而构建面积削减、性能提升和功耗减少。现在，AchronixeFPGAIP产品在加到了Speedcorecustomblocks自定义单元块以后，就使其在享有可编程性的同时还需要享有ASIC级的性能以及低片芯面积效率。”FPGA设计中开发工具很关键，Achronix也获取了ACE设计工具，可以全面反对Speedcorecustomblocks自定义单元块，可以与存储器和DSP单元块完全相同的方式，获取从设计捕捉到比特流生产和系统调试等功能。
Achronix为每个Speedcorecustomblocks自定义单元块创立了一种独特图形化用户模块（GUI），它可以管理所有的配备规则。ACE享有Speedcorecustomblocks自定义单元块所有配备的原始的时序细节，反对ACE去已完成各种设计基于时序的布局和布线。客户可以用强劲的版图规划器来优化设计，并为所有的单元实例去制订局域或者定点的任务决定。
ACE还包括一个关键路径分析工具，它可以反对客户去分析时序。客户还可以用于ACE强劲的Snapshot嵌入式逻辑分析仪，去创立简单的触发器并展出Speedcore内的动态信号。eFPGA既然如此灵活性，那么它否不会在未来替换FPGA？SteveMentor回应，“目前来看，标准FPGA的市场占有率大约是80％，eFPGA是20％，简单应用于的客户中有人不愿在ASIC设计中重新加入eFPGA，非常简单应用于的客户有些不愿用eFPGA来替换标准FPGA已完成设计，但是两者针对的客户群有所不同，不会长期共存。
”“正是eFPGA的市场需求充沛，Achronix在2017年构建了强大的销售收入及业务快速增长，预计销售将多达1亿美元。与TSMC和做到的16nm产品早已量产，7nm产品预计在2018年上半年已完成测试芯片和首批设计。”SteveMentor补足。
本文关键词：开元,官方网站,标准,FPGA,资源丰富,却,浪费,看,开元官方网站
本文来源：开元官方网站-www.taartenvanjansen.com
